- 產(chǎn)品詳情
MachXO2系列選型指南
| XO2- 256 | XO2- 640 | XO2- 640u1 | XO2- 1200 | XO2- 1200U1 | XO2- 2000 | XO2- 2000U1 | XO2- 4000 | XO2- 7000 | ||
| LUTS | 256 | 640 | 640 | 1280 | 1280 | 2112 | 2112 | 4320 | 6864 | |
| Distributed RAM (kbits) | 2 | 5 | 5 | 10 | 10 | 16 | 16 | 34 | 34 | |
| EBR SRAM (Kbits | 0 | 18 | 64 | 64 | 74 | 74 | 92 | 240 | ||
| Number of EBR SRAM Blocks (9 Kbits | 0 | 2 | 7 | 7 | 8 | 8 | 10 | 10 | 26 | |
| UFM (kbits | 0 | 24 | 64 | 64 | 80 | 80 | 96 | 96 | 256 | |
| Device Options: | HC2 | Yes | Yes | Yes | Yes | Yes | Yes | Yes | Yes | Yes |
| HE3 | 一 | Yes | Yes | Yes | Yes | |||||
| ZE? | Yes | Yes | Yes | Yes | Yes | Yes | ||||
| Number of PLLs | 0 | 0 | 1 | 1 | 1 | 1 | 2 | 2 | 2 | |
| Hardened Functions | PC | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 |
| SPI | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | |
| Timer/Counter | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | |
| Automotive Qualified | X02- 256 | X02- 640 | — | — | — | — | — | — | ||
| Packages I/0 | ||||||||||
| 25-ball WLCSP? (2.5 mmx2.5 mm,0.4 mm) | 18 | |||||||||
| 32 QFN? (5 mmx5mm,0.5 mm) | 21 | 21 | ||||||||
| 36-ball WLCSP? (2.5 mmx2.5 mm,0.4 mm) | 28 | |||||||||
| 48 QFN?,9 (7 mmx7 mm,0.5 mm) | 40 | 40 | ||||||||
| 49-ball WLCSP? (3.2 mmx3.2 mm,0.4 mm) | 38 | |||||||||
| 64-ball ucBGA (4 mmx4mm,0.4 mm) | 44 | |||||||||
| 81-ball WLCSP? (3.8 mmx3.8 mm,0.4 mm) | 63 | |||||||||
| 84 QFN? (7 mmx7 mm,0.5 mm) | 68 | |||||||||
| 100-pin TQFP (14 mmx14 mm) | 5510 | 7810 | 79 | 79 | ||||||
| 132-ball csBGA (8mmx8mm,0.5 mm) | 5510 | 7910 | 104 | 104 | 104 | |||||
| 144-pin TQFP (20mmx20 mm) | 107 | 107 | 111 | 115 | 115 | |||||
| 184-ball csBGA? (8mmx8mm,0.5mm) | 150 | |||||||||
| 256-ball caBGA (14 mmx14 mm,0.8 mm) | 206 | 206 | 206 | |||||||
| 256-ball ftBGA (17 mmx17 mm,1.0 mm) | 206 | 206 | 206 | 206 | ||||||
| 332-ball caBGA (17 mmx17 mm,0.8 mm) | 274 | 278 | ||||||||
| 484-ball ftBGA (23 mmx23 mm,1.0 mm) | 278 | 278 | 334 | |||||||
MachXO2?系列超低功耗、瞬時(shí)通、非易失性pld有六個(gè)器件，密度范圍從256到6864查找表(lut)。除了基于lut的低成本可編程邏輯外，這些器件還具有嵌入式塊RAM (EBR)，分布式RAM，用戶閃存(UFM)，鎖相環(huán)(pll)，預(yù)設(shè)計(jì)源同步I/O支持，高級(jí)配置支持，包括雙啟動(dòng)能力和硬化常用功能的版本，如SPI控制器，I2C控制器和定時(shí)器/計(jì)數(shù)器。這些特性使這些器件可用于低成本、大批量的消費(fèi)者和系統(tǒng)應(yīng)用。
MachXO2器件采用65nm非易失性低功耗工藝設(shè)計(jì)。該器件架構(gòu)具有幾個(gè)功能，如可編程低擺幅差分I/O和動(dòng)態(tài)關(guān)閉I/O組、片上鎖相環(huán)和振蕩器的能力。這些功能有助于管理靜態(tài)和動(dòng)態(tài)功耗，從而降低功耗為所有家庭成員提供靜電。
MachXO2器件有兩種版本——超低功耗(ZE)和高性能(HC和HE)器件。超低功耗器件提供三個(gè)速度等級(jí)-1，-2和-3，-3是最快的。同樣，高性能器件提供三個(gè)速度等級(jí):-4，-5和-6，其中-6是最快的。HC設(shè)備有一個(gè)內(nèi)部線性穩(wěn)壓器，支持3.3 V或2.5 V的外部VCC供電電壓。ZE和HE器件只接受1.2 V作為外部VCC供電電壓。除電源電壓外，三種器件(ZE、HC、HE)功能兼容，引腳兼容。
MachXO2 pld可采用各種先進(jìn)的無(wú)鹵封裝，從節(jié)省空間的2.5 mm x 2.5 mm WLCSP到23 mm x 23 mm fpBGA。MachXO2設(shè)備支持同一封裝內(nèi)的密度遷移。
MachXO2器件系列中實(shí)現(xiàn)的預(yù)設(shè)計(jì)源同步邏輯支持廣泛的接口標(biāo)準(zhǔn)，包括用于顯示I/O的LPDDR, DDR, DDR2和7:1齒輪傳動(dòng)。
MachXO2設(shè)備提供增強(qiáng)的I/O功能，如驅(qū)動(dòng)強(qiáng)度控制、壓擺率控制、PCI兼容性、總線保持器鎖存器、上拉電阻、下拉電阻、漏極輸出和熱插拔。上拉、下拉和母線保持器功能是在“每個(gè)引腳”的基礎(chǔ)上可控的。
MachXO2器件中包含一個(gè)用戶可編程的內(nèi)部振蕩器。該振蕩器的時(shí)鐘輸出可由計(jì)時(shí)器/計(jì)數(shù)器分割，用于LED控制、鍵盤(pán)掃描儀和類似狀態(tài)機(jī)等功能的時(shí)鐘輸入。MachXO2設(shè)備還通過(guò)片上閃存提供靈活、可靠和安全的配置。這些設(shè)備也可以從
外部SPI Flash或由外部主機(jī)通過(guò)JTAG測(cè)試訪問(wèn)端口或通過(guò)I2C端口配置。此外，MachXO2設(shè)備支持雙啟動(dòng)功能(使用外部閃存)和遠(yuǎn)程現(xiàn)場(chǎng)升級(jí)(TransFR)功能。
Lattice提供了多種設(shè)計(jì)工具，允許使用MachXO2系列設(shè)備有效地實(shí)現(xiàn)復(fù)雜的設(shè)計(jì)。流行的邏輯合成工具為MachXO2提供了合成庫(kù)支持。
Lattice設(shè)計(jì)工具使用合成工具輸出以及用戶指定的首選項(xiàng)和約束來(lái)放置和路由MachXO2設(shè)備中的設(shè)計(jì)。
這些工具從路由中提取時(shí)序，并將其反向注釋到設(shè)計(jì)中以進(jìn)行時(shí)序驗(yàn)證。萊迪思提供許多預(yù)先設(shè)計(jì)的IP(知識(shí)產(chǎn)權(quán))LatticeCORE?模塊，包括許多免費(fèi)許可的參考設(shè)計(jì)，針對(duì)MachXO2 PLD系列進(jìn)行了優(yōu)化。通過(guò)使用這些可配置的軟核IP核作為標(biāo)準(zhǔn)化塊，用戶可以自由地專注于他們?cè)O(shè)計(jì)的獨(dú)特方面，從而提高他們的生產(chǎn)力。
CPLD MachXO2 系列，橋接和 I/O 擴(kuò)展多功能性。快速硬件加速，改善信號(hào)控制。
· 高達(dá) 256 kb 的用戶閃存和高達(dá) 240 kb 的 sysMEM? 嵌入式塊 RAM
· 多達(dá) 334 個(gè)可熱插拔 IO，可避免過(guò)度泄漏
· 可通過(guò) JTAG、SPI、I2C 或 Wishbone 進(jìn)行編程
· TransFR 功能允許在不中斷設(shè)備運(yùn)行的情況下進(jìn)行現(xiàn)場(chǎng)設(shè)計(jì)更新
· 可編程 sysIO? 緩沖器支持 LVCMOS、LVTTL、PCI、LVDS、BLVDS、MLVDS、RSDS、LVPECL、SSTL、HSTL 等
特性
1.1.1. 靈活的邏輯架構(gòu)
?六個(gè)設(shè)備，256到6864個(gè)lut4和18到334個(gè)I/O
1.1.2. 超低功耗器件
?先進(jìn)的65納米低功耗工藝
?待機(jī)功耗低至22 μW
?可編程低擺幅差分I/O
?待機(jī)模式和其他省電選項(xiàng)
1.1.3. 嵌入式和分布式內(nèi)存
?高達(dá)240 kb的系統(tǒng)?嵌入式塊RAM
?高達(dá)54 kb的分布式RAM
?專用FIFO控制邏輯
1.1.4. 片上用戶閃存
?高達(dá)256 kb的用戶閃存
?10萬(wàn)次寫(xiě)周期
?可通過(guò)WISHBONE, SPI, I2C和JTAG接口訪問(wèn)
?可作為軟處理器PROM或閃存使用
1.1.5. 預(yù)設(shè)計(jì)源同步
I / O
?DDR寄存器在I/O單元
?專用傳動(dòng)邏輯
?7:1傳動(dòng)顯示I/O
?通用DDR, DDRX2, DDRX4
?專用DDR/DDR2/LPDDR內(nèi)存與DQS
支持
1.1.6. 高性能，靈活的I/O緩沖
?可編程的sysI/O?緩沖器支持廣泛的接口:
lvcmos 3.3/2.5/1.8/1.5/1.2
?LVTTL
?一種總線標(biāo)準(zhǔn)
LVDS，總線LVDS, MLVDS, RSDS, LVPECL
?SSTL 25/18
?HSTL 18
?MIPI D-PHY仿真
?施密特觸發(fā)輸入，高達(dá)0.5 V遲滯
?I/O支持熱插拔
?片上差分終止
?可編程上拉或下拉模式
1.1.7. 靈活的片上時(shí)鐘
?8個(gè)主時(shí)鐘
?最多兩個(gè)邊緣時(shí)鐘用于高速I/O接口(只有頂部和底部)
?每個(gè)器件最多兩個(gè)模擬鎖相環(huán)，具有分?jǐn)?shù)n頻率合成
?寬輸入頻率范圍(7mhz至400mhz)
1.1.8. 非易失性，無(wú)限可重構(gòu)
?即時(shí)啟動(dòng)-在微秒內(nèi)啟動(dòng)
?單芯片，安全的解決方案
?可編程通過(guò)JTAG, SPI或I2C
?支持非易失性存儲(chǔ)器的后臺(tái)編程
?可選雙啟動(dòng)與外部SPI內(nèi)存
1.1.9. TransFR?重新配置
?在系統(tǒng)運(yùn)行時(shí)進(jìn)行現(xiàn)場(chǎng)邏輯更新
1.1.10. 增強(qiáng)的系統(tǒng)級(jí)支持
?片上強(qiáng)化功能:SPI, I2C，定時(shí)器/計(jì)數(shù)器
?片上振蕩器與5.5%的精度
?用于系統(tǒng)跟蹤的唯一TraceID
?一次性可編程(OTP)模式
?單電源擴(kuò)展工作范圍
IEEE標(biāo)準(zhǔn)1149.1邊界掃描
?符合IEEE 1532的系統(tǒng)編程
1.1.11. 廣泛的包選項(xiàng)
?TQFP、WLCSP、ucBGA、csBGA、caBGA、ftBGA、fpBGA、QFN封裝選項(xiàng)
?小封裝選項(xiàng)
?小至2.5毫米× 2.5毫米
?支持密度遷移
?先進(jìn)的無(wú)鹵包裝
微處理器接口擴(kuò)展
通過(guò)向低成本微控制器添加GPIO來(lái)節(jié)省成本
為系統(tǒng)控制處理器添加額外的 SPI 和 I2C 接口
快速添加高性能DDR SRAM和閃存接口
通過(guò)PLD實(shí)現(xiàn)系統(tǒng)狀態(tài)寄存器簡(jiǎn)化系統(tǒng)管理
時(shí)序卸載可提高實(shí)時(shí)功能的性能
在系統(tǒng)上電期間，通過(guò)瞬時(shí)接通邏輯精確控制信號(hào)
實(shí)現(xiàn)PWM功能，為照明和電機(jī)控制精確生成模擬電壓
構(gòu)建傳感器緩沖區(qū)和智能中斷，以確保捕獲真實(shí)世界的事件
使用硬件 UART 克服軟件實(shí)現(xiàn)的性能限制
通過(guò)硬件加速提高系統(tǒng)性能
通過(guò)基于邏輯的信號(hào)濾波減少處理器工作量
旋轉(zhuǎn)、縮放和合并圖像，同時(shí)將處理器開(kāi)銷降至最低
使用靈活的接口橋接為您的設(shè)計(jì)選擇理想的組件
將低成本微控制器橋接到RGB和7：1 LVDS等常見(jiàn)顯示接口
通過(guò)將 HiSPi、LVDS 或并行 RGB 圖像傳感器連接到幾乎任何處理器，優(yōu)化性能和成本
通過(guò)在電壓域和接口（如 SPI、I2C、SDIO、PCI 和 LPC）之間橋接，最大限度地提高組件選擇的靈活性
